コード例 #1
0
ファイル: rgen.py プロジェクト: lipro/tv80
def create_reg_group (node):
    rg = reglib.register_group()

    rg.name = node.getAttribute ("name")
    rg.addr_size = reglib.number(node.getAttribute ("addr_sz"))
    rg.base_addr = reglib.number(node.getAttribute ("base_addr"))

    return rg
コード例 #2
0
ファイル: rgen.py プロジェクト: chmodJack/tv80
def create_reg_group(node):
    rg = reglib.register_group()

    rg.name = node.getAttribute("name")
    rg.addr_size = reglib.number(node.getAttribute("addr_sz"))
    rg.base_addr = reglib.number(node.getAttribute("base_addr"))

    return rg
コード例 #3
0
def create_reg_group(node):
    rg = reglib.register_group()

    rg.name = node.getAttribute("name")
    rg.addr_size = reglib.number(node.getAttribute("addr_sz"))
    rg.base_addr = reglib.number(node.getAttribute("base_addr"))

    data_sz = node.getAttribute("data_sz")
    if (data_sz != ''):
        rg.data_size = reglib.number(data_sz)

    rread = node.getAttribute("registered_read")
    if (data_sz != ''):
        rg.registered_read = reglib.number(rread)

    return rg
コード例 #4
0
ファイル: rgen.py プロジェクト: FPGA-cores-examples/tv80
def create_reg_group (node):
    rg = reglib.register_group()

    rg.name = node.getAttribute ("name")
    rg.addr_size = reglib.number(node.getAttribute ("addr_sz"))
    rg.base_addr = reglib.number(node.getAttribute ("base_addr"))

    data_sz = node.getAttribute ("data_sz")
    if (data_sz != ''):
        rg.data_size = reglib.number(data_sz)

    rread = node.getAttribute ("registered_read")
    if (data_sz != ''):
        rg.registered_read = reglib.number(rread)

    return rg