예제 #1
0
파일: Core.py 프로젝트: izgzhen/LC3-Hack 
	def ANDimm(self, DR, SR, Simm):
		self.debug('ANDimm R' + str(DR) + ' <- R' + str(SR) + ' & Imm(' + str(Tools.intCom(Simm.data)) + ')')
		self.gRegs[DR] = self.gRegs[SR].AND(Simm)
		self.setCC(DR)
예제 #2
0
파일: Number.py 프로젝트: izgzhen/LC3-Hack 
	def intCom(self):
		return Tools.intCom(self.data)
예제 #3
0
파일: Core.py 프로젝트: izgzhen/LC3-Hack 
	def readRegCom(self, index):
		return Tools.intCom(self.gRegs[index].bin()[1:])